Multiplexor 4 x 1 de alto rendimiento basado en un transistor de efecto de campo de nanotubos de carbono de pared simple con lógica de transistor de paso similar a CMOS
DOI:
https://doi.org/10.54139/revinguc.v27i3.149Palabras clave:
transistor de efecto de campo de nanotubos de carbono, multiplexor, lógica de transistor de paso tipo CMOS, retardo de tiempo, PDPResumen
En los últimos años, según muchos estudios, el transistor de efecto de campo de nanotubos de carbono (CNTFET)
mostró un alto rendimiento en muchos circuitos lógicos debido a sus propiedades y en comparación con otros homólogos de
silicio. Sin embargo, garantizar estos beneficios sigue siendo un desafío para la aplicación de circuitos integrados a nanoescala.
Debido a sus excelentes características eléctricas y mecánicas, CNTFET es uno de los sustitutos más prometedores de la
tecnología de transistores de efecto de campo semiconductores de óxido metálico (MOSFET). Aunque estas características
son adecuadas para implementar en varios circuitos digitales prácticos, los circuitos basados en CNTFET resolverán enormes
problemas de fabricación debido a su tamaño. En este artículo, mostramos que se podría obtener una simplificación importante
mediante el diseño de circuitos integrados basados en CNTFET a través de una configuración lógica de transistor de paso tipo
CMOS en el uso de transistores de efecto de campo, en lugar de la configuración tradicional de semiconductores de óxido
de metal complementario (CMOS). La configuración PTL similar a CMOS crea una simplificación notable del diseño del
circuito basado en CNTFET, una mayor velocidad del circuito y una gran reducción en el consumo de energía. Hay muchos
problemas que se enfrentan al integrar un alto nivel de muchos transistores, como el efecto de canal corto, la disipación
de potencia, el escalado de los transistores, etc. Para superar estos problemas, los Nanotubos de Carbono (CNT) tienen
aplicaciones prometedoras en el campo de la electrónica. Los resultados de la simulación presentados y el consumo de energía
en comparación con los diseños CMOS convencionales. La comparación de resultados probó que el diseño basado en CNTFET
es capaz de ahorrar energía de manera eficiente y un rendimiento de alta velocidad.
Descargas
Citas
K. Young Bok, K. Yong-Bin, and K. Lombardi, “A novel design methodology to optimize the speed and power of the CNTFET circuits,” in 2009 52nd IEEE International Midwest Symposium on Circuits and Systems, 2009, pp. 1130–1133.
K. Yong-Bin, “Integrated circuit design using carbon nanotube field effect transistor,” Transactions on Electrical and Electronic Materials, vol. 12, no. 5, pp. 175–188, 2011.
L. Sheng, K. Yong-Bin, and F. Lombardi, “A novel CNTFET-based ternary logic gate design.” in 2009 52nd IEEE International Midwest Symposium on Circuits and Systems, 2009, pp. 435–438.
C. Geunho, K. Yong-Bin, F. Lombardi, and M. Choi, “Performance evaluation of CNFET-based logic gates,” in 2009 IEEE Instrumentation and Measurement Technology Conference, 2009, pp. 909–912.
B. Jingwei and Y. Huang, “Fabrication and electrical properties of graphene nanoribbons,” Materials Science and Engineering: R: Reports, vol. 70, no. 3–6, pp. 341– 353, 2010.
M. Montazeri-Gh and M. Mahmoodi-K, “Optimized predictive energy management of plug-in hybrid electric vehicle based on traffic condition.” Journal of cleaner production, vol. 139, pp. 935–948, 2016.
S. L. Murotiya and A. Gupta, “Design of CNTFETbased 2-bit ternary ALU for nanoelectronics,” International Journal of Electronics, vol. 101, no. 9, pp. 1244–1257, 2014.
A. Sharma and T. Ravi, “Low power 8-bit ALU design using full adder and multiplexer,” in 2016 International Conference on Wireless Communications, Signal Processing and Networking (WiSPNET), 2016, pp. 2160–2164.
J. Deng and H. S. P. Wong, “A compact SPICE model for carbon-nanotube field-effect transistors including nonidealities and its application—Part I: Model of the intrinsic channel region,” IEEE Transactions on Electron Devices, vol. 54, no. 12, pp. 3186–3194, 2007.
L. Ding, Z. Zhiyong, P. Tian, L. Shibo, W. Sheng, Z. Weiwei, L. Jie, and P. Lian-Mao, “Carbon nanotube field-effect transistors for use as pass transistors in integrated logic gates and full subtractor circuits,” ACS Nano, vol. 6, no. 5, pp. 4013–4019, 2012.
L. Ding, Z. Zhiyong, L. Shibo, P. Tian, W. Sheng, L. Yan, Z. Weiwei, L. Jie, and P. Lian-Mao, “CMOSbased carbon nanotube pass-transistor logic integrated circuits,” Nature Communications, vol. 3, p. 677, 2012.
T. Pei, P. Zhang, Z. Zhang, C. Qiu, S. Liang, Y. Yang, S. Wang, and L. M. Peng, “Modularized construction of general integrated circuits on individual carbon nanotubes,” Nano Letters, vol. 14, no. 6, pp. 3102– 3109, 2014.
R. Zimmermann and W. Fichtner, “Low-power logic styles: CMOS versus pass-transistor logic,” IEEE Journal of Solid-State Circuits, vol. 32, no. 7, pp. 1079– 1090, 1997.
J. M. Rabaey, A. P. Chandrakasan, and B. Nikolić, Digital integrated circuits: a design perspective. Pearson Education, 2003, vol. 7.
N. H. E. Weste and D. M. Harris, CMOS VLSI Design: A Circuits and System Perspective, 4th ed., M. Hirsch, Ed. Addyson-Wesley, 2005.
Z. Zhang, S. Wang, L. Ding, X. Liang, T. Pei, J. Shen, H. Xu, Q. Chen, R. Cui, Y. Li, and L. M. Peng, “Self-aligned ballistic n-type single-walled carbon nanotube field-effect transistors with adjustable threshold voltage.” Nano Letters, vol. 8, no. 11, pp. 3696–3701, 2008.
S. M. Sze and K. K. Ng, Physics of semiconductor devices, 3rd ed. John Wiley & sons, 2006.
A. Chen, J. Hutchby, V. Zhirnov, and G. Bourianoff, Emerging nanoelectronic devices. John Wiley & Sons, 2014.
Y. S. Mehrabani, F. M. Reza, and E. Mohammad, “A novel low-energy CNFET-based full adder cell using pass-transistor logic,” International Journal of High Performance Systems Architecture, vol. 5, no. 4, pp. 193–201, 2015.
M. Grailoo, M. Hashemi, K. Haghshenas, S. Rezaee, S. Rapolu, and T. Nikoubin, “CNTFET full-adders for energy-efficient arithmetic applications,” in 2015 6th International Conference on Computing, Communication and Networking Technologies (ICCCNT), 2015, pp. 1–6.
P. Metzgen, “A high performance 32-bit ALU for programmable logic,” in FPGA ’04: Proceedings of the 2004 ACM/SIGDA 12th international symposium on Field programmable gate arrays, 2004, pp. 61–70.
K. Jabeur, I. O’Connor, N. Yakymets, and S. Le Beux, “High performance 4:1 multiplexer with ambipolar double-gate FETs,” in 2011 18th IEEE International Conference on Electronics, Circuits, and Systems, 2011, pp. 677–680.
P. Sadeghpour and H. Mirzaei, “A 180 nm CMOS Low Noise Amplifier with Increased linearity using CurrentReuse Technique for Broadband Applications,” Journal of Research in Science, Engineering and Technology, vol. 7, no. 1, pp. 21–27, 2019.
G. L. Madhumati, M. Madhavilatha, and K. Ramakoteswara Rao, “Power and delay analysis of a 2-to-1 multiplexer implemented in multiple logic styles for multiplexer-based decoder in Flash ADC,” International Journal of Recent Trends in Engineering, vol. 1, no. 4, pp. 29–31, 2009.
Descargas
Publicado
Cómo citar
Número
Sección
Licencia
Esta obra está bajo una licencia internacional Creative Commons Atribución-NoComercial-SinDerivadas 4.0.
